PDF
FLIP
Esta revista proporciona un acceso abierto inmediato a su contenido, basado en el principio de que ofrecer al público un acceso libre a las investigaciones ayuda a un mayor intercambio global de conocimiento.
Por tanto se acoge a la Licencia Creative Commons 4.0 Atribuciones Reconocimiento – NoComercial – CompartirIgual (by-nc-sa): No se permite un uso comercial de la obra original ni de las posibles obras derivadas, la distribución de las cuales se debe hacer con una licencia igual a la que regula la obra original.
http://creativecommons.org/licenses/by-nc-sa/4.0/
Cesión de Derechos:
UNIVERSIDAD DE SAN BUENAVENTURA, BOGOTÁ
AUTORIZACIÓN DEL AUTOR DE ESCRITOS ACADÉMICOS PARA SU REPRODUCCIÓN EN REVISTA INGENIUM
Yo______________________________________________________, Autorizo a la Universidad de San Buenaventura, Bogotá, para que en los términos establecidos en la Ley 23 de 1982, Ley 44 de 1993, Decisión Andina 351 de 1993, Decreto 460 de 1995 y demás normas generales sobre derechos de autor, reproduzcan por cualquier medio la totalidad de la ponencia, artículo, conferencia o escrito producto de mi actividad académica y titulado: __________________________________________________________________________________________________________________________________________________
La Universidad de San Buenaventura, Bogotá, hará uso estrictamente académico de este producto sin fines de lucro y asumirá los costos de la reproducción; los autores no solicitarán derechos patrimoniales a la Universidad por esta reproducción, renunciando a lo establecido en el artículo 72 de la ley 23 de 1982. Con todo, en mi condición de autor me reservo los derechos morales de la obra antes citada con arreglo al artículo 30 de la ley 23 de 1982. Como autor o autores, manifestamos que el escrito académico objeto de la presente autorización es original y la realizo sin violar o usurpar derechos de autor de terceros, por lo tanto la obra es de nuestra exclusiva autoría y poseemos la titularidad sobre la misma. En caso de presentarse cualquier reclamación o acción por parte de un tercero en cuanto a los derechos de autor sobre la obra en cuestión, el autor o autores, asumirán toda la responsabilidad, y saldrán en defensa de los derechos aquí autorizados; para todos los efectos la Universidad actúa como un tercero de buena fe.
En concordancia suscribo este documento en la Universidad de San Buenaventura, Bogotá, a los ________ días del mes de ____________________ de _________.
NOMBRE _______________________________________ FIRMA ________________________________________
DOC. IDENTIDAD__________________________________
Resumen
La síntesis booleana o combinacional es un proceso mediante el cual se optimiza una red de puertas lógicas, con el fin de reducir su consumo, minimizar costos, minimizar área y aumentar el rendimiento a la hora de ser implementada. Por otra parte la programación genética es una alternativa importante para generar estructuras de hardware interesantes y eficientes. Se ha demostrado que los algoritmos evolutivos (AE) tienen mejor rendimiento si se implementan en sistemas paralelos. Este artículo presenta la implementación de un algoritmo genético paralelo (PGP) para realizar síntesis booleana en una plataforma basada en CPU-GPU. Esta implementación emplea el modelo de islas, el cual permite la evolución paralela e independiente del PGP a través de las múltiples unidades de procesamiento de la GPU y los múltiples núcleos de un procesador de última generación. Se probaron diferentes alternativas de mapeo del PGP en la plataforma en orden de optimizar el tiempo de respuesta. Como resultado se muestra una aceleración superiora41.
Palabras clave:
Referencias
[2] E. Cantú-Paz, Efficient and accurate parallel genetic algorithms. Estados Unidos, 2001.
[3] S. M. Cheang, K. H. Lee, y K. S. Leung, «Applying Genetic Parallel Programming to Synthesize Combinational Logic Circuits». Evolutionary Computation, IEEE Transactions on, Volumen 11. pp. 503 – 520, 2007.
[4] L. Jozwiak, N. Ederveen, y A. Postula, «Solving synthesis problems with genetic algorithms». Euromicro Conference, Volumen 1, pp.10001, 1998.
[5] N. Nadia, A. Ajith, y L. M. de Macedo, Genetic Systems Programming, ed. Springer, 2006.
[6] A. Stoica, «Evolvable hardware: from on-chip circuit synthesis to evolvable space systems». Multiple-Valued Logic, (ISMVL 2000) Proceedings. 30th IEEE International Symposium on, 2000: p. 161 - 169, 2000
[7] A. Stoica, Evolvable Hardware for Autonomous Systems. CEC Tutorial, 2004.
[8] A. Thompson, «An Evolved Circuit, Intrinsic in Silicon, Entwined with Physics». Lecture notes in computer science, pp. 390- 405, 1997.
[9] T. Kalganova, «An Extrinsic Function-Level Evolvable Hardware Approach», Lecture notes in computer science, Berlín:Springer, pp.60-75, 2000.
[10] T. Higuchi, T. Niwa, T. Tanaka, H. H. Iba, H. de Garis, y F. Tatsumi, «Evolving hardware with genetic learning: a first step towards building a Darwin machine» Proceedings of the second international conference, pp. 417-424, 1993.
[11] S-J. Chang, H-S. Hou, y Y-K. Su, «Automated synthesis of passive filter circuits including parasitic effects by genetic programming ». Microelectronics Journal, volumen 37, pp. 792 – 799, 2006.
[12] D. Ashlock, Evolutionary Computation for Modeling and Optimization. Guelp, Ontario: Springer, 2005, 571p.
[13] L. Sekanina, Evolvable components, from theory to hardware implementations, Natural computing series, República Checa: Springer, 1998.
[14] M. Mitchell, An introduction to genetic algorithms. Massachusetts: The MIT Press, 1998.
[15] D. Goldberg, y J. Holland, Genetic Algorithms and Machine Learning. Machine Learning, Paises bajos: Springer, 1988. 130
[16] J. Koza, F. Bennett, D. Andre, y M. Keane, Genetic programming III: darwinian invention and problem solving [Book Review]. Evolutionary Computation, 1999.
[17] F. Rothlauf, Representations for Genetic and Evolutionary Algorithms, ed. Springer, 2006.
[18] J. C. Pedraz, y C. Córdoba, «Implementación de un algoritmo genético paralelo sobre hardware gráfico de última generación». recolecta.net. 2005.
[19] A. Hernández, C. Coello, y B. Buckles, «A genetic programming approach to logic function synthesis by means of multiplexers». Proceedings of the First NASA/DoD Workshop on Evolvable, pp. 46-53, 1999.
[20] T. Higuchi, y B. Manderick, «Hardware realizations of evolutionary algorithms». Evolutionary Computation 2. (Noviembre), pp. 253 -263, 2000.
[21] J. F. Miller, y S. Harding, «Cartesian genetic programming». Proceedings of the 11th Annual Conference Companion on Genetic and Evolutionary Computation Conference, pp. 3489-3512, 2009.
[22] J. Alander, «On optimal population size of genetic algorithms». CompEuro’92. Computer Systems and Software Engineering’ proccedings, pp 65-70, 1992.
[23] S. Kirkpatrick, C. Gelatt,. y M. Vecchi, «Optimization by Simulated Annealing». Science, Volumen 220, Número 4598, pp. 671-680, 1983.
[24] R. Krohling, Y. Zhou, y A. Tyrrell, «Evolving FPGA-based robot controllers using an evolutionary algorithm» 1st International Conference on Artificial Immune Systems, 2002.
[25] J. Miller, y P. Thomson, «Aspects of Digital Evolution: Geometry and Learning». Lecture notes in computer science, 1998.
[26] C. Di Chio, S. Cagnoni, C. Cotta, M. Ebner, A. Ekárt, A. Esparcia-Alcazar, et al. Applications of Evolutionary Computation. Berlin, Heidelberg: Springer, Volumen 6024, 2010, pp. 442-451.
[27] T. V. Luong, N. Melab, y E. G. Talbi, «GPU-based island model for evolutionary algorithms». Proceedings of the 12th anual conference on Genetic and evolutionary computation - GECCO ’10. New York, USA: ACM Press, p. 1089, 2010.
[28] M. Sussman, W. Crutchfield, y M. Papakipos, «Pseudorandom number generation on the GPU». Proceedings of the 21st ACM SIGGRAPH/EUROGRAPHICS symposium on Graphics hardware, pp. 87-94, 2006.
[29] J. Charles, P. Jassi, N.S. Ananth, A. Sadat, y A. Fedorova, Evaluation of the Intel Core i7 Turbo Boost feature. In: 2009 IEEE International Simposium on Workload Characterization (IISWC), pp. 188-197. IEEE (2009). DOI 10.1109
[30] C. Pedraza, E. Castillo, J. Castillo, C. Camarero, J. Bosque, J. Martinez, y R. Menendez, «Cluster architecture based on low cost reconfigurable hardware». International conference on field programmable logic and applications, FPL. Heidelberg, Alemania, pp. 595 – 598, 2008.
Descargas
Citado por
