Dimensions

PlumX

Cómo citar
Bastidas, V., & Eslava Garzón, J. S. (2013). Metodología de diseño de sistemas digitales con reconfiguración parcial dinámica sobre FPGA de bajo costo. Ingenium, 14(27), 149–159. https://doi.org/10.21500/01247492.1328
Términos de licencia

 

Esta revista proporciona un acceso abierto inmediato a su contenido, basado en el principio de que ofrecer al público un acceso libre a las investigaciones ayuda a un mayor intercambio global de conocimiento.

Por tanto se acoge a la Licencia Creative Commons 4.0 Atribuciones Reconocimiento – NoComercial – CompartirIgual (by-nc-sa): No se permite un uso comercial de la obra original ni de las posibles obras derivadas, la distribución de las cuales se debe hacer con una licencia igual a la que regula la obra original.

http://creativecommons.org/licenses/by-nc-sa/4.0/


Cesión de Derechos:

 

                              UNIVERSIDAD DE SAN BUENAVENTURA, BOGOTÁ

 AUTORIZACIÓN DEL AUTOR DE ESCRITOS ACADÉMICOS PARA SU REPRODUCCIÓN EN REVISTA INGENIUM

Yo______________________________________________________, Autorizo a la Universidad de San Buenaventura, Bogotá, para que en los términos establecidos en la Ley 23 de 1982, Ley 44 de 1993, Decisión Andina 351 de 1993, Decreto 460 de 1995 y demás normas generales sobre derechos de autor, reproduzcan por cualquier medio la totalidad de la ponencia, artículo, conferencia o escrito producto de mi actividad académica y titulado: __________________________________________________________________________________________________________________________________________________

La Universidad de San Buenaventura, Bogotá, hará uso estrictamente académico de este producto sin fines de lucro y asumirá los costos de la reproducción; los autores no solicitarán derechos patrimoniales a la Universidad por esta reproducción, renunciando a lo establecido en el artículo 72 de la ley 23 de 1982. Con todo, en mi condición de autor me reservo los derechos morales de la obra antes citada con arreglo al artículo 30 de la ley 23 de 1982. Como autor o autores, manifestamos que el escrito académico objeto de la presente autorización es original y la realizo sin violar o usurpar derechos de autor de terceros, por lo tanto la obra es de nuestra exclusiva autoría y poseemos la titularidad sobre la misma. En caso de presentarse cualquier reclamación o acción por parte de un tercero en cuanto a los derechos de autor sobre la obra en cuestión, el autor o autores, asumirán toda la responsabilidad, y saldrán en defensa de los derechos aquí autorizados; para todos los efectos la Universidad actúa como un tercero de buena fe.

 

En concordancia suscribo este documento en la Universidad de San Buenaventura, Bogotá, a los ________ días del mes de ____________________ de _________.

 

NOMBRE _______________________________________                                                                                FIRMA    ________________________________________                                                                                                      

DOC. IDENTIDAD__________________________________

 


 


Resumen

En este documento se presenta una metodología para el diseño de sistemas digitales usando reconfiguración parcial dinámica basada en diferencias en FPGA de la familia Spartan de Xilinx.Se aborda el problema de diseño en alto nivel de abstracción y se muestran las herramientas disponibles para traducir el diseño en un circuito funcional sobre una plataforma auto-reconfigurable.

 

Palabras clave:

Referencias

[1] Xilinx Corporation, Partial reconfiguration user guide, UG702, v12.1. Webpage: http:www.xilinx.comsupportdocumentationsw_ manualsxilinx12_1ug702. pdf. 2010.

[2] L. Wang and F. Wu, Dynamic partial reconfiguration in FPGAs, vol. 2, pp. 445-448. Third international symposium on intelligent information technology application, 2009.

[3] C. Inabla and K. Arshak, Using dynamic partial reconfiguration approach to read sensors with different bus protocol. SAS IEEE Sensors Applications Symposium. New Orleans, LA, USA, 2009.

[4] F. Ghaffari, B. Miramond and F. Verdier, Dynamic adaptation of hardware-software scheduling for reconfigurable Systemon-Chip. The 19th IEEE/IFIP International Symposium on Rapid System Prototyping. Monterrey, California, USA, 2009.

[5] J. Cardoso, J. Basilio Simoes, C. Correia, A. Combo, R. Pereira, J. Sousa, N. Cruz, P. Carvalho and C. Varandas, A highperformance reconfigurable hardware platform for digital pulse processing, vol. 51, No. 3. IEEE Transactions on nuclear science, 2004.

[6] H. Kopka and A. Yurdakul, A self-reconfigurable platform for general purpose image processing systems on low-cost Spartan-6 FPGAs. Disponible en: http://www.cmpe.boun.edu.tr.

[7] H. Kopka and A. Yurdakul, Dynamic partial self-reconfiguration on Spartan-iii FPGAs via a parallel configuration access port (PCAP). Disponible en: http:// www.cmpe.boun.edu.tr.

[8] D. Dye, Partial reconfiguration of Xilinx FPGAs using ISE Design Suite, WP3742, v. 1.2. Disponible en: http://www.xilinx. comsupportdocumentationwhite_paperswp374_partial_Reconfig_Xilinx_FPGAs.pdf, 2012.

[9] Xilinx Corporation, Spartan-3 generation configuration user guide. Extended Spartan-3A, Spartan-3E and Spartan-3 FPGA families, UG332, v. 1.6. Disponible en: http://www.xilinx.comsupportdocumentationuser_guidesug332.pdf, 2009.

[10] Xilinx Corporation, Disponible en: http://www.xilinx.comitpxilinx10isehelppim_c_introduction_ SelectMAP.htm.

Descargas

Los datos de descargas todavía no están disponibles.

Citado por